从本文开始将分2次来介绍PCB板布局与噪声的关系。
拐角布线的噪声对策 无论怎样布局,布线图形都是需要拐角(弯曲)的,但弯曲方法不当的话,可能会对EMI产生不利影响。没有PCB板布局经验的人可能不太相信。而这些就是经验和技术诀窍。 下图表示拐角布线的好坏。如果将拐角布线设计为直角,阻抗将在拐角发生变化。这会导致电流波形紊乱,产生被称为“反射”的波形畸变。开关节点等频率较高的布线,受反射影响EMI可能会恶化。 拐角布线不要设计为直角,设计为45°或圆弧状比较好。弯曲的半径越大,阻抗的变化越小。 噪声引脚电压(传导发射,Conducted Emission)的对策 噪声引脚电压是反馈到输入线路的噪声,也被称为“传导发射(Conducted Emission)”。噪声频段主要出现在振荡频率的倍数处。 这种噪声可通过增加铁氧体磁珠或π型滤波器来抑制。这类降噪部件必须选择适合降噪目标频段(希望降低的噪声)的部件。这就需要先确认噪声并锁定频率。下图是噪声引脚电压的测量数据示例。 噪声电场强度(辐射噪声)的对策方法 另一个必须探讨的噪声是噪声电场强度(辐射噪声)。DC/DC转换器的辐射噪声是受开关ON/OFF波形斜率和振铃影响而产生的,大概会产生100MHz~300MHz的噪声。 开关上升和下降时的振铃主要源于MOSFET和输入电容器间布线电感,电感值的大小会影响到噪声。 就如在“输入电容器的配置”中所提到的,优化输入电容器的配置和布线,可以降低噪声水平。 当DC/DC转换器电路的辐射噪声超过配套设备必须满足的标准时,其对策方法有缓和开关波形以及增加缓冲电路。 下面的波形图是辐射噪声的测量示例。从图中可以看出,不到200MHz的区域呈现出的结果不是很理想。 下次将针对降低这种辐射噪声的方法进行稍微具体的介绍。 关键要点:・拐角布线要设计为圆弧状,以减少布线阻抗的变化并抑制噪声。 ・噪声引脚电压(传导发射,Conducted Emission)的对策是根据噪声频率来选用磁珠或π型滤波器。 ・噪声电场强度(辐射噪声)的对策是优化输入电容器配置和调整开关波形的陡峭程度。
本文是分两次介绍噪声对策的第二次介绍。本次要介绍的对策是通过增加降噪电路或增加部件来降低噪声的三个方法。
增加缓冲电路 增加缓冲电路是降低噪声的常用手法。本文中采用在输出端增加缓冲电路,其实在输入端也可以增加。在本例中,通过在开关节点增加RC,起到将开关引发的高频振铃引到GND的作用。 但是,增加缓冲电路会产生损耗。为了增加效果而提高电容器的容值的话,电阻需要能够容许其功率。下面为缓冲电路损耗的公式和计算示例。 损耗计算示例) | 缓冲电阻10Ω、缓冲电容1000pF、输入电压12V、振荡频率1MHz时的
电阻容许损耗缓冲电路损耗 P = C ×V2 × fsw 1000pF × 122 × 1MHz = 0.144W ⇒ 电阻的额定功率需要在MCR18(3216):0.25W以上 |
在自举电路插入电阻 在高边开关使用Nch MOSFET的IC中,有BOOT引脚(不同的IC其名称可能不同)。它具有将输出电压供给自举电路(多内置于IC中),并为高边MOSFET提供足够的栅极驱动电压的功能。由于BOOT引脚连接于开关节点,因此通过在这里插入电阻,可减缓高边MOSFET导通时的上升速度,从而可抑制开关导通时的噪声。缺点是开关时间变慢,使MOSFET的开关损耗会增加。 在高边MOSFET的栅极插入电阻 这是通过在高边MOSFET的栅极驱动器和栅极间插入电阻,来限制栅极电荷,使高边MOSFET的上升和下降平缓(俗话也称“钝化”等),从而降低ON/OFF时噪声的方法。与在自举电路增加电阻一样,MOSFET的开关损耗会增大。但是,这种方法无法用于开关内置型IC。这是只适用于使用了开关外置型控制器IC的结构中的方法。 下一篇文章将对PCB布局相关内容进行总结。 关键要点:・缓冲电路可减少开关的振铃,但效果和损耗之间存在权衡( Trade-off)关系。 ・自举电路增加电阻可减少上升时的噪声,但MOSFET的开关损耗会增加。 ・在栅极插入电阻可降低上升和下降时的噪声,但MOSFET的损耗会增加。另外,如果是MOSFET内置型的IC则无法插入电阻。
|