你是如何用对PCB板的抗静电放电问题的呢?

分享到:

       微电子电路面临的风险比以往任何时候都大,罪魁祸首是静电放电(ESD)。静电放电是隐秘的杀手,特别容易攻击敏感的 IC。单次静电放电事件就可以将 PCB 摧毁。抗静电放电设计只要错失一步就可能意味着延误上市时间、影响开发进度,以及激怒客户。在某些高压力情况下,甚至意味着你的饭碗不保。

 

       在尺寸不断缩小的微电子时代,如果 ESD 瞬变未加抑制地在 PCB 走线上出现之前你不去主动地阻止它们,那么 ESD 事件很可能毁了你的产品。


       在写这篇文章时,我刚好想起几个月前发生的一件相当有趣的事。一位快要发疯了的客户联系我们寻求紧急帮助,希望能够保护他的系统免遭“愤怒的”ESD 瞬变伤害。这个可怜的家伙遭受了一系列抗 ESD 故障的打击,并使得他的产品规划全泡了汤。他肯定错漏了一些步骤。

 

       首先,他没有在任何 I/O 接口处实现保护钳位电路,也没有为 TVS 钳位器件放置 PCB 焊盘作为他需要保护的“安全阀”措施。使挑战更加复杂的是,这种特殊产品上的 I/O 端口被连接到了一些高速和非常敏感的通信 IC。并没有发生多少 ESD 就使得这些电路板发生了通信故障。图 1 显示了在数据线上使用钳位二极管的例子。

 

图 1:TVS 二极管可以在数据线上提供 ESD 保护。这个例子展示了带 ESD 保护功能的 USB 2.0 数据线。

 

       当第一块板没有通过 ESD 一致性测试时,还会推出版本 1 和版本 2。这次不再是“瞎猜了”。客户显然找到了一个 ESD 额定电压为±15kV 的瞬态电压抑制(TVS)钳位管。他在电路板的一些 I/O 端口上布放了一些 TVS,然后相当高兴地认为这个器件可以保证他的系统可以抗±15kV 的 ESD 冲击。虽然这步走的方向是正确的,但他仍然从根本上误解了 ESD 威胁。第二版电路仍然没有通过±15kV 电压的测试,虽然这时他发现用 TVS 带来了一定程度的改进。图 2 展示了 TVS 二极管如何“钳位”来自 ESD 脉冲的电压。

 

图 2:钳位二极管可以减小来自 ESL 脉冲的电压,因而能有效防止你的电路受到损坏。Transient Environment: 瞬态环境 Transient voltage: 瞬态电压 Transient current: 瞬态电流 Clamped voltage: 钳位电压 TVS Diode: TVS 二极管 Data Line Transceiver IC: 数据线收发器 IC

 

       由于遭受了两次电击,这位工程师带着惊恐的心情求助于我们。随着我们对问题的深入分析,我真切感受到这位工程师的焦虑和恐惧。事实上,我有深切的感受,在这位工程师的 PCB 走线上乱串的 ESD 瞬态信号不仅会危害到电路板上的通信器件,而且毫不夸张地说可能威胁到他的工作。他早就需要一个解决方案了。由于时间不等人,而且这个已经推迟的设计另一端还有一位就要失去耐心的客户,我们接管了这个问题。他把电路板送到了我们的 Semtech 实验室,明确希望我们保护这个产品免受 ESD 的伤害,继而也保护他的信誉和工作。

 

       然而,我们首先需要澄清的误解是,TVS 钳位器件数据手册上的±15kV 额定值与他在 PCB 上想要达到的系统级保护阈值基本上没有关系。那个额定值涉及的是 TVS 器件本身的故障阈值,但并不等同于系统要保证的抗干扰度。正如事实摆明的那样,他的系统电路太敏感了,在满足针对 TVS 器件的电容约束和尺寸要求条件下,很难达到±15kV 的系统级抗干扰性能。

 

       此外我要解释的是,并不是所有 TVS 器件生来都是一样的。不同制造商生产的两种 TVS 钳位器件的钳位性能可能有很大的差别。如果产品开发周期非常吃紧的话,选择便宜、山寨的 TVS 器件不是一个好的策略。因此,我们用一些更新的高性能低侧钳位器件对他的电路板进行了改造——这些器件可以抑制很高的峰值电流。这样,这块电路板的抗干扰性能有了显著的改进,如下图所示。

 

图 3:增加瞬态电压抑制可以显著降低钳位电压,保护敏感的 IC。Voltage: 电压

 

       TVS Clamping Response ( 8kV Contact Discharge): TVS 钳位响应( 8kV 接触放电)8kV Contact voltage waveform: 8kV 接触电压波形 No external TVS protection implemented: 没有使用外部 TVS 保护 Clamped ESD voltage( 8kV contact) with Semtech RClamp0531TQ TVS: 使用 Semtech RClamp0531TQ TVS 的钳位 ESD 电压( 8kV 接触电压)Time: 时间

 

       他的系统现在可以轻松通过±8kV 测试了(大多数情况下±8kV 足够了)。电路板仍然没能通过±15kV 接触放电测试(扩展目标),但比以前的结果要好多了。在此基础上,为了进一步提高系统的健壮性,我们在线路上增加了一个小的串联电阻,它足以压制残余的瞬态电流,但还不足以影响信号性能。

 

       虽然增加电阻并不是最理想的方案,但它确实提高了抗 ESD 性能,在这样一个设计后期阶段,它提供了实现起来相对容易的修复手段。最终结果表明一切安好:稳健的产品,愉悦的最终用户,高兴的老板,以及更加深入理解 ESD 保护知识的工程师。正如他们说的那样,“增加电阻起到了四两拨千斤的效果。”我猜想在他的下一个设计中,我们的朋友会更加主动地去避免最后时刻才会发现的任何 ESD 失误。

继续阅读
今日作业:PCB 抄板

相信大家对于PCB抄板并不感到陌生,亦或许你便接到过产品经理布置的“作业”——抄板。为了照顾不熟悉的人,那么今天我们就来扫盲,学习PCB抄板的技术实现。

3W原则、20H原则与五五原则,你耳熟吗?

今日,我们来聊聊在电路板设计中3W原则、20H原则和五五原则,耳熟吗?没错,就是它!

PCB板布局布线基本规则

电源插座要尽量布置在印制板的四周,电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间,以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔

使用PCB如何才能不被线宽、线距所束缚?

在PCB设计中,批量加工所能支持的最高精度为线宽线距4mil。即布线宽度必须大于4mil,两条线之间的间距也需要大于4mil。当然只是线宽线距的最低极限值。在实际的工作中线宽需要按照设计需要定义为不同的值。比如电源网络定义宽一些,信号线定义细些。

PCB差分信号设计中常见的误区!

在设计具有差分信号的PCB时,最重要的事情之一是找出应用的目标阻抗,然后相应地规划差分对。此外,保持尽可能小的阻抗变化。差分线的阻抗取决于诸如走线宽度,走线耦合,铜厚度以及PCB材料和层叠等因素。当你尝试避免改变差分对阻抗的任何事情时,请考虑其中的每一个。