去耦电容的作用是什么?

分享到:

尖峰电流的形成:

 

数字电路输出高电平时从电源拉出的电流Ioh和低电平输出时灌入的电流Iol的大小一般是不同的,即:Iol>Ioh。以下图的TTL与非门为例说明尖峰电流的形成:

 

1

输出电压如右图(a)所示,理论上电源电流的波形如右图(b),而实际的电源电流保险如右图(c)。由图(c)可以看出在输出由低电平转换到高电平时电源电流有一个短暂而幅度很大的尖峰。尖峰电源电流的波形随所用器件的类型和输出端所接的电容负载而异。

 

产生尖峰电流的主要原因是:

 

输出级的T3、T4管短设计内同时导通。在与非门由输出低电平转向高电平的过程中,输入电压的负跳变在T2和T3的基极回路内产生很大的反向驱动电流,由于T3的饱和深度设计得比T2大,反向驱动电流将使T2首先脱离饱和而截止。T2截止后,其集电极电位上升,使T4导通。可是此时T3还未脱离饱和,因此在极短得设计内T3和T4将同时导通,从而产生很大的ic4,使电源电流形成尖峰电流。图中的R4正是为了限制此尖峰电流而设计。

 

低功耗型TTL门电路中的R4较大,因此其尖峰电流较小。当输入电压由低电平变为高电平时,与非门输出电平由高变低,这时T3、T4也可能同时导通。但当T3开始进入导通时,T4处于放大状态,两管的集-射间电压较大,故所产生的尖峰电流较小,对电源电流产生的影响相对较小。

 

产生尖峰电流的另一个原因是负载电容的影响。与非门输出端实际上存在负载电容CL,当门的输出由低转换到高时,电源电压由T4对电容CL充电,因此形成尖峰电流。

 

当与非门的输出由高电平转换到低电平时,电容CL通过T3放电。此时放电电流不通过电源,故CL的放电电流对电源电流无影响。

 

 尖峰电流的抑制方法:

 

1、在电路板布线上采取措施,使信号线的杂散电容降到最小;

2、 另一种方法是设法降低供电电源的内阻,使尖峰电流不至于引起过大的电源电压波动;

3、 通常的作法是使用去耦电容来滤波,一般是在电路板的电源入口处放

 

一个1uF~10uF的去耦电容,滤除低频噪声;在电路板内的每一个有源器件的电源和地之间放置一个0.01uF~0.1uF的去耦电容(高频滤波电容),用于滤除高频噪声。滤波的目的是要滤除叠加在电源上的交流干扰,但并不是使用的电容容量越大越好,因为实际的电容并不是理想电容,不具备理想电容的所有特性。

 

去耦电容的选取可按C=1/F计算,其中F为电路频率,即10MHz取0.1uF,100MHz取0.01uF。一般取0.1~0.01uF均可。

 

放置在有源器件傍的高频滤波电容的作用有两个,其一是滤除沿电源传导过来的高频干扰,其二是及时补充器件高速工作时所需的尖峰电流。所以电容的放置位置是需要考虑的。

 

实际的电容由于存在寄生参数,可等效为串联在电容上的电阻和电感,将其称为等效串联电阻(ESR)和等效串联电感(ESL)。这样,实际的电容就是一个串联谐振电路,其谐振频率为:

 

2

 

实际的电容在低于Fr的频率呈现容性,而在高于Fr的频率上则呈现感性,所以电容更象是一个带阻滤波器。

 

10uF的电解电容由于其ESL较大,Fr小于1MHz,对于50Hz这样的低频噪声有较好的滤波效果,对上百兆的高频开关噪声则没有什么作用。

 

电容的ESR和ESL是由电容的结构和所用的介质决定的,而不是电容量。通过使用更大容量的电容并不能提高抑制高频干扰的能力,同类型的电容,在低于Fr的频率下,大容量的比小容量的阻抗小,但如果频率高于Fr,ESL决定了两者的阻抗不会有什么区别。

 

电路板上使用过多的大容量电容对于滤除高频干扰并没有什么帮助,特别是使用高频开关电源供电时。另一个问题是,大容量电容过多,增加了上电及热插拔电路板时对电源的冲击,容易引起如电源电压下跌、电路板接插件打火、电路板内电压上升慢等问题。

 

PCB布局时去耦电容摆放

 

对于电容的安装,首先要提到的就是安装距离。容值最小的电容,有最高的谐振频率,去耦半径最小,因此放在最靠近芯片的位置。容值稍大些的可以距离稍远,最外层放置容值最大的。但是,所有对该芯片去耦的电容都尽量靠近芯片。

 

下面的图1就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。

3

还有一点要注意,在放置时,最好均匀分布在芯片的四周,对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置,一般都是均匀分布在芯片的四个边上的。因此,电压扰动在芯片的四周都存在,去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部,由于存在去耦半径问题,那么就不能对芯片下部的电压扰动很好的去耦。

 

 电容的安装

 

在安装电容时,要从焊盘拉出一小段引出线,然后通过过孔和电源平面连接,接地端也是同样。这样流经电容的电流回路为:电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面,图2直观的显示了电流的回流路径。

4

 

第一种方法从焊盘引出很长的引出线然后连接过孔,这会引入很大的寄生电感,一定要避免这样做,这是最糟糕的安装方式。

 

第二种方法在焊盘的两个端点紧邻焊盘打孔,比第一种方法路面积小得多,寄生电感也较小,可以接受。

 

第三种在焊盘侧面打孔,进一步减小了回路面积,寄生电感比第二种更小,是比较好的方法。

 

第四种在焊盘两侧都打孔,和第三种方法相比,相当于电容每一端都是通过过孔的并联接入电源平面和地平面,比第三种寄生电感更小,只要空间允许,尽量用这种方法。

 

最后一种方法在焊盘上直接打孔,寄生电感最小,但是焊接是可能会出现问题,是否使用要看加工能力和方式。

 

推荐使用第三种和第四种方法。

需要强调一点:有些工程师为了节省空间,有时让多个电容使用公共过孔,任何情况下都不要这样做。最好想办法优化电容组合的设计,减少电容数量。

由于印制线越宽,电感越小,从焊盘到过孔的引出线尽量加宽,如果可能,尽量和焊盘宽度相同。这样即使是0402封装的电容,你也可以使用20mil宽的引出线。引出线和过孔安装如图4所示,注意图中的各种尺寸。

5

继续阅读
电磁干扰与去耦电容

电路的设计中存在很多 电磁干扰(EMI) 问题, 去耦电容 的应用场景就是减小电磁干扰,这一过程衍生出了另一个概念—— 电磁兼容(EMC) 。

负载电容(IO电容)Cin对信号上升沿的影响

任何芯片IO都有输入电容,通常为2pf左右,加上寄生电容,大约3ps。这个电容相当于负载电容,高速信号在这个电容上建立电压,相当于给电容充电。

去耦电容的有效使用方法 总结

前面分三次对“去耦电容的有效使用方法”进行了介绍。利用电容来降低噪声是非常重要的,所以在这里总结一下。

去耦电容的有效使用方法 其他注意事项

当Q值高时,阻抗在特定的窄带会变得非常低。当Q值低时,阻抗虽然不会极度下降,但可以在很宽的频段内降低。这种特性可能有助于符合某些EMC标准。例如,使用电容量变化较大的电容时,如果Q值很高,则可能存在无法消除目标频率噪声的个体。在这种情况下,还有一种通过使用具有低Q的电容来抑制波动影响的手法。

去耦电容的有效使用方法 要点2

去耦电容的有效使用方法的第二个要点是降低电容的ESL(即等效串联电感)。虽说是“降低ESL”,但由于无法改变单个产品的ESL本身,因此这里是指“即使容值相同,也要使用ESL小的电容”。通过降低ESL,可改善高频特性,并可更有效地降低高频噪声。