搜索
热搜: ROHM 模拟 车载
查看: 2564|回复: 4

[分享] 碳化硅芯片也需要封装吗?

  [复制链接]

该用户从未签到

546

主题

547

帖子

0

精华

金牌会员

最后登录
2021-3-15
发表于 2020-6-6 21:14:54 | 显示全部楼层 |阅读模式
封装,是做成产品的最后一步。一个没有封装的MOSFET,就如一份没有包装的薯片,不但容易受潮,容易压坏,而且过几天就腐败不能吃了。

如下图所示,封装前后是有很大区别的:
微信图片_20200606211152.png

举个例子:
微信图片_20200606211155.jpg

封装,Package,是把集成电路装配为最终产品的过程。简单地说,就是把集成电路裸片(Die)放在一块起到承载作用的基板上,把管脚引出来,然后固定包装成为一个整体。

作为动词,“封装”强调的是安放、固定、密封、引线的过程和动作;
作为名词,“封装”强调其保护芯片、增强电热性能、方便整机装配的重要作用,关注封装的形式、类别,关注基底、外壳、引线的材料。

发展过程
结构方面:TO→DIP→PLCC→QFP→BGA→CSP;
材料方面:金属/陶瓷→陶瓷/塑料→塑料;
引脚形状:长引线直插→短引线/无引线贴装→球状凸点;
装配方式:通孔插装→表面组装→直接安装。

第一种封装,就是将晶圆做成器件。
微信图片_20200606211158.jpg
这是之前你在碳化硅做成的MOSFET中看到的图,两者的区别,就是封装。封装把衬底、氧化物、金属装在塑料当中,这样可以保护芯片、增强电热性能;同时,使用金属,将源极、漏极、栅极都引出,方便宏观的接线,方便之后在电路中的使用。

按照安装在PCB板上的方式来划分,MOS管封装主要有两大类:
  • 插入式(Through Hole):使用方法为MOSFET的管脚穿过PCB板的安装孔并焊接在PCB板上,包括双列直插式封装(DIP)、晶体管外形封装(Transistor Outline,简称TO)、插针网格阵列封装(PGA)三种样式;
    微信图片_20200606211201.png
  • 表面贴装式(Surface Mount):使用方法为MOSFET的管脚及散热法兰焊接在PCB板表面的焊盘上,包括晶体管外形(D-PAK)、小外形晶体管(SOT)、小外形封装(SOP)、方形扁平式封装(QFP)、塑封有引线芯片载体(PLCC)。


微信图片_20200606211204.png

举个例子,泰科天润已量产TO-220F封装形式,具体型号包括:
■ 650V 2/3/4/5/6/8/10/20A;
■ 1200V 2//5/10/15A等。

TO-220封装是一种常规直插式的封装形式,区别是TO-220F是全塑封装,在上散热器时不用加绝缘垫;TO-220AC的金属片与引脚是相连的,如装散热器的话要加绝缘垫。
微信图片_20200606211207.png

具体信息为:
微信图片_20200606211210.png

第二种封装,是将多种器件进一步做成模块(系统)。
微信图片_20200606211212.png
常见的有三大类:
  • COB封装(Chip On Board,板上芯片封装)是将多种芯片直接装在基板上,从而成为一个完整的系统;
  • SIP封装(System In a Package,系统级封装),也叫做SOP封装(System On a Package),是对多种芯片进行并排或叠加后统一封装,从而成为一个完整的系统;
  • SOC封装(System On a Chip,系统级芯片)是将多种功能都集成都一块芯片上,芯片本身就是一个完整的系统。在芯片制程中就系统化,这样封装的就是一个芯片,而不需要大的基板。


微信图片_20200606211215.png

举个SIP封装提高集成度的例子,芯片堆叠技术。

芯片堆叠的主要形式有四种:
  • 金字塔型堆叠;
  • 悬臂型堆叠;
  • 并排型堆叠;
  • 硅通孔TSV型堆叠。


01
微信图片_20200606211218.jpg
金字塔型堆叠是指裸芯片按照至下向上从大到小的方式进行堆叠,形状像金字塔一样。这种堆叠对层数没有明确的限制,需要注意的是堆叠的高度会受封装体的厚度限制,以及要考虑到堆叠中芯片的散热问题。
02
微信图片_20200606211221.jpg
悬臂型堆叠是指裸芯片大小相等,甚至上面的芯片更大的堆叠方式,通常需要在芯片之间插入介质,用于垫高上层芯片,便于下层的键合线出线。这种堆叠对层数也没有明确的限制,同样需要注意的是堆叠的高度会受封装体的厚度限制,以及要考虑到堆叠中芯片的散热问题。
03
微信图片_20200606211223.jpg
并排堆叠是指在一颗大的裸芯片上方堆叠多个小的裸芯片,因为上方小的裸芯片内侧无法直接键合到SiP封装基板,所以通常在大的裸芯片上方插入一块硅转接板,小的裸芯片并排堆叠在硅转接板上,通过键合线连接到硅转接板,硅转接板上会进行布线,打孔,将信号连接到硅转接板边沿,然后再通过键合线连接到SiP封装基板。
04
微信图片_20200606211227.png
硅通孔TSV型堆叠一般是指将相同的芯片通过硅通孔TSV进行电气连接,这种技术对工艺要求较高,需要对芯片内部的电路和结构有充分的了解,因为毕竟要在芯片上打孔,一不小心就会损坏内部电路。这种堆叠方式在存储领域应用比较广泛,通过同类存储芯片的堆叠提高存储容量。目前也有将不同类芯片通过TSV连接,这类芯片需要专门设计才可以进行堆叠。
在实际应用的时候,这几种堆叠方式可以组合起来形成更为复杂的堆叠。

堆叠技术与其他技术一道,形成多种多样的封装形式,更好的实现系统的功能。

微信图片_20200606211230.png


回复

使用道具 举报

该用户从未签到

1347

主题

6657

帖子

0

精华

论坛元老

最后登录
2020-7-26
发表于 2020-6-7 13:22:41 | 显示全部楼层
学习学习新技术
回复 支持 反对

使用道具 举报

该用户从未签到

1347

主题

6657

帖子

0

精华

论坛元老

最后登录
2020-7-26
发表于 2020-6-7 13:23:02 | 显示全部楼层
学习学习新技术
回复 支持 反对

使用道具 举报

该用户从未签到

1347

主题

6657

帖子

0

精华

论坛元老

最后登录
2020-7-26
发表于 2020-6-7 13:23:30 | 显示全部楼层
学习学习新技术
回复 支持 反对

使用道具 举报

该用户从未签到

1347

主题

6657

帖子

0

精华

论坛元老

最后登录
2020-7-26
发表于 2020-6-8 14:26:10 | 显示全部楼层
学习学习技术
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /2 下一条

Archiver|手机版|小黑屋|罗姆半导体技术社区

GMT+8, 2024-5-13 08:03 , Processed in 0.112500 second(s), 18 queries , MemCache On.

Powered by Discuz! X3.4

Copyright © 2001-2024, Tencent Cloud.

快速回复 返回顶部 返回列表