【R课堂】MOSFET②非放电型RCD缓冲电路的设计

管理-小R

SiC MOSFET：非放电型RCD缓冲电路的设计
与放电型RCD缓冲电路不同，非放电型RCD缓冲电路的RSNB消耗的功率仅为浪涌能量，因此RSNB的容许损耗可以较小。这可以扩大RSNB的选择范围，使得能够增加CSNB的电容量，因而可以提高钳位的效果。
CSNB由“C缓冲电路的设计”中的公式(2)决定，RSNB由“RC缓冲电路的设计”中的公式(3)决定。但是，RSNB的功耗由下面给出的公式(6)决定。由于“RC缓冲电路的设计”的公式(4)中不存在包含CSNB和fSW的二项式，所以基本上不会有因CSNB和fSW导致的功耗增加情况。因此，可以将CSNB的电容值设置得大一些，从而可以实现钳位效果更好的缓冲电路；另外，还支持提高fSW的频率。

非放电型RCD缓冲电路的设计

图8是非放电型RCD缓冲电路工作后的放电路径。上桥臂的浪涌电流流向PGND，下桥臂的放电电流经由RSNB流向HVdc，因此受布线电感的影响较小。另一方面，由于电流变化很大，因此在MOSFET漏极和源极之间的布线电感LSNB需要尽可能小。

图8.非放电型 RCD缓冲电路的放电

图9是通过评估板P02SCT3040KR-EVK-001验证使用了SiC MOSFETSCT3080KR的非放电型RCD缓冲电路效果的波形。(a)是测试电路，(b)是有和没有缓冲电路时的测试波形。该波形是RG_EXT＝3.3Ω、HVdc＝800V、漏极电流ID约为70A时的关断波形。

图9.关断浪涌测量

当不连接缓冲电路时，关断时会产生1210V的浪涌；当增加了缓冲电路后，浪涌变为1069V，降低了约12%。另外，缓冲电路还消除了伴随浪涌产生的电压振铃，因此可以大大降低EMI。

有奖问答：随着负载功率的增大，浪涌引起的功率损耗（谐振电流引起的电容器等的等效串联电阻的损耗）也会增加，利用_________，最终会使开关损耗降低。

Tips: 点击阅读全文，获得答案

请规范答题，连续答错无法获得奖励哦~

阅读全文